fpga.love
EN App
知识库›AMD 社区问答速查›Vitis EM_SIMULATION 结束时 xsimk 报 corrupte

Vitis EM_SIMULATION 结束时 xsimk 报 corrupted size vs. prev_size

仿真与 Testbench社区未闭环原帖 9 个回答 · 359 次浏览|器件:Vitis 2021.1 / Vivado 2021.1(错误码:corrupted size vs. prev_size)

一句话结论:帖中仅复述错误与回溯,未给出根因或解决方案

现象

程序运行到函数末尾,结束运行时 xsimk 报堆内存损坏错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007FTdutSAD/i-am-in-the-process-of-accelerating-my-vitis-rtl

相关资料

设计通过测试台和综合但硬件协同仿真失败说明什么Vitis 2025.2 potrf 联合仿真报错无原因如何处理MIPI CSI-2 RX仿真中s_axis_user行号始终为0

相关标签:Vitis · EM_SIMULATION · xsim · RTL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查