封装与引脚约束社区未闭环原帖 2 个回答 · 668 次浏览|器件：zu9e / Vivado（错误码：HDPR-62, HDPR-70）
一句话结论：需移除原pblock的全局时钟资源或为每个PR pblock复制全局时钟资源
pblock布局规划触发HDPR-62/HDPR-70 DRC错误，Placer未运行
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphYLSAY/trying-to-understand-pblock-floorplanning-error-
相关标签：pblock · floorplanning · partial-reconfiguration · DRC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查