fpga.love
EN App
知识库›AMD 社区问答速查›Vivado2022.2 布局布线阶段时钟未完全布线报错

Vivado2022.2 布局布线阶段时钟未完全布线报错

Vivado 报错与许可社区未闭环原帖 9 个回答 · 278 次浏览|器件:Vivado2022.2(错误码:DRC RTRES-2, DRC RTSTAT-1, DRC RTSTAT-2)

一句话结论:帖中仅复述报错,未给出根因或解决方案

现象

clk_wiz 输出的三个时钟未完全布线,DRC 阶段报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008eEWVtSAO/when-i-was-using-vivado20222-to-generate-biffile

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · clk_wiz · DRC · routing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查