封装与引脚约束社区未闭环原帖 9 个回答 · 764 次浏览|器件：Vivado 2018.3（错误码：DRC HDPR-6）
一句话结论：非工具内部错误，需修改Pblock区域使其不覆盖该静态逻辑
静态逻辑单元被放入可重配置Pblock区域，触发DRC HDPR-6报错
报错单元为静态逻辑，却被放置在属于RP的Pblock内；帖中未明确其被放入的具体原因
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpn2NSAQ/pblock-error-drc-hdpr6-logic-illegally-placed
相关标签：Pblock · DRC · HDPR · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查