fpga.love
EN App
知识库›AMD 社区问答速查›package_delay

package_delay 相关问答

社区里带 package_delay 标签的 6 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Zynq PS DDR3 封装引脚延迟如何处理?
应在PCB布线中补偿封装内部延迟以获得最大接口裕量
如何获取Kintex UltraScale内部芯片到封装引脚的距离
可通过IBIS模型或parasitic package model获取封装内部走线/延迟信息
Zynq-7000 PS DDR3L 封装引脚延迟是否为零?
封装引脚延迟非零,可用 Vivado 的 link_design 与 write_csv 自行导出
Spartan-6封装引脚延迟如何获取?
封装引脚延迟需视信号类型考虑,可从IBIS模型获取
XCZU67DR封装引脚延迟文件如何获取
帖中建议参考UG899及文章55697导出封装飞行时间数据
DDR接口时序提取:get_timing_paths对DQS/CK失败
用Export I/O Ports导出封装延迟csv供硬件设计参考

相关标签

Vivado 3IBIS 2DDR 1Zynq 1DDR3 1Kintex UltraScale 1Zynq-7000 1Spartan-6 1ISE 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4669 条)