fpga.love
EN App
知识库›AMD 社区问答速查›DDR

DDR 相关问答

社区里带 DDR 标签的 13 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

VCK190烧写bitstream报PLM Error 0x32B如何解决
DIMM未插紧导致DDR失败，重新插紧后烧写与启动正常
QDMA接DDR下板报DMA engine error且读数据错乱
根因为QDMA与DDR控制器AXI总线位宽不匹配，需自行实现64-512位宽转换
下载fsbl.elf时报内存写错误如何解决？
需排查工程占用、开关设置及FSBL问题，根因未确认
Zynq UltraScale+ MPSoC PS DDR双rank clamshell启动问题
双rank clamshell配置存在已知问题，具体根因帖中未明确
XDMA驱动BAR配置与DDR读写失败
问题源于FPGA设计，BAR0无法读写DDR
ZCU111写内存报AXI AP transaction error如何解决
将目标地址改为DDR High的0x800000100后tcl可正常写入内存
xczu1cg自定义板FSBL启动失败且DDR识别错误
电源时序问题已修复使能编程，但FSBL打印异常与DDR误识别为DDR3仍未解决
XAZU3EG MPSOC 运行 hello world 时 FSBL 退出断点未命中超时
问题未解决，仍在寻求调试方向
ZynqMP 19EG核心板勾选DDR controller后Vitis JTAG与SD启动均失败
问题未定位，讨论停留在确认核心板型号阶段
ZCU216示例设计在Vivado 2024.2重建后FSBL因DDR失败
问题未解决，需按PS DDR调试指南收集寄存器转储进一步排查
100MHz下AXI VDMA最大分辨率与帧率是多少
帧率取决于数据位宽、DRAM与总线时钟等，需自行做总线性能计算或实测
DDR接口时序提取：get_timing_paths对DQS/CK失败
用Export I/O Ports导出封装延迟csv供硬件设计参考
Zynq 7000 部分板卡 QSPI/JTAG 启动时 DDR Init 失败
问题仅出现在部分板卡，根因未确认，等待新版本板卡验证

相关标签

FSBL 6Vitis 3AXI 2QDMA 1XDMA 1FPGA 1ZynqMP 1ZCU111 1xsct 1ZCU106 1Zynq UltraScale+ 1Zynq7000 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）