fpga.love
EN App
知识库›AMD 社区问答速查›IBIS

IBIS 相关问答

社区里带 IBIS 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

如何获取Kintex UltraScale内部芯片到封装引脚的距离
可通过IBIS模型或parasitic package model获取封装内部走线/延迟信息
XC3S500E-4PQG208I 应使用哪个 IBIS 模型及如何分配引脚
IBIS 文件包含的是 IO 标准而非具体引脚,需按设计为各封装引脚分配 iostandard
安装Vivado做引脚延迟需125G硬盘吗?
125G属正常安装体积;引脚延迟需靠设计约束定义,芯片无独立引脚延迟参数
ZYNQ PL端IO最大输入电流与方波频率如何表征
输出电流查DS187的SelectIO表格,最大频率需IBIS仿真确定
Kintex UltraScale DDR4 SI仿真min slew rate失败
仅AMD网站时序模型导致min slew rate失败,原因未定论

相关标签

Vivado 2Installation 1Zynq 1Kintex UltraScale 1pin_assignment 1IOSTANDARD 1DDR4 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4206 条)