封装与引脚约束社区未闭环原帖 9 个回答 · 267 次浏览|器件：Vivado 2024.1 / xczu67dr-ffve1156-2-i（错误码：[Project 1-9]）
一句话结论：帖中建议参考UG899及文章55697导出封装飞行时间数据
Vivado 2024.1执行link_design报错无法打开结构网表
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000094FoLmSAK/xczu67dr-package-pin-delay-files
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · package_delay · pin_delay · XCZU67DR
就这个问题继续问 AI → ← 返回 AMD 社区问答速查