fpga.love
EN App
知识库›AMD 社区问答速查›重新打包IP后Block Design中为何看不到新增端口

重新打包IP后Block Design中为何看不到新增端口

IP 打包与升级已闭环原帖 6 个回答 · 938 次浏览|器件:Vivado 2018.2 / ZU+ FPGA

一句话结论:该问题在Vivado 2021.1中已修复,旧版本可尝试重新打包IP

现象

重新打包并升级IP后,Block Design中自定义IP未显示新增输入端口

根因

帖中未明确;回答称该问题在2021.1中已解决,旧版本可重新打包IP规避

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRTFSA2/updated-my-package-ip-but-dont-see-the-change-on

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · Package IP · Block Design · IP Packager

就这个问题继续问 AI → ← 返回 AMD 社区问答速查