fpga.love
EN App
知识库›AMD 社区问答速查›如何在block design中更改自定义IP的时钟域

如何在block design中更改自定义IP的时钟域

IP 打包与升级社区未闭环原帖 9 个回答 · 1.19K 次浏览|器件：Vivado / Microblaze / DDR3 / BRAM

一句话结论：需断开AXI接口连接后运行automation让工具插入CDC逻辑，400MHz时序难达成

现象

设计因所有外设共用100MHz最慢时钟而运行过慢，尝试用MMCM改时钟域时出现设计错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpfOLSAY/changing-a-clock-domain-of-a-custom-ip-in-block-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：clock-domain-crossing · block-design · AXI · timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查