fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 报错与许可

Vivado 报错与许可排障速查

Vivado 综合/实现报错、许可与安装问题。这里汇总社区中 49 条相关问答的中文要点，按原帖浏览量排序。

涉及错误码：BD 41-2162、Common 17-190、Common 17-345、DRC RTSTAT-1 / Route 35-13、Designutils 20-1275、Designutils 20-2294、Designutils 20-2385、HDL 9-281、Labtools 27-3421、Launcher time out、ModularNoC 90-10、OPLL0_SDM_CFG0 等 24 个

DDR端口被当作pin且OUTPUT_IMPEDANCE属性报错如何解决

修正TCL脚本中综合命令的引号语法后问题解决

Vivado · TCL · DDR4 · opt_design · Vivado · [Netlist 29-160]

ILA无法使用MMCM生成的12MHz时钟？

重建MMCM并强制重编译后ILA恢复正常，确切原因未明

ILA · MMCM · clock · Vivado · Vivado / MMCM · 16-577

mark_debug 导致 INOUT 缓冲器无法推断

mark_debug 阻止工具调整层级，导致 IOBUF 无法推断并引发布线 DRC 失败

mark_debug · IOBUF · inout · I2C · Synth 8-5744; Route 35-19

Linux下如何设置Vivado许可环境变量

Linux需在shell中用export/setenv设置XILINXD_LICENSE_FILE

Vivado · License · Linux · EnvironmentVariable · Vivado License Manager(VLM) / Ubuntu 16.04

重建工程后BD中RTL模块连接丢失

该问题为2020.2已知缺陷，升级到2021.1及以上版本可修复

Vivado · Block Design · Revision Control · BD 41-2162 · Vivado 2020.2 / Windows · BD 41-2162

VC707用户时钟AL34网络未布线DRC警告

检查端口结构，用输入差分端口直接驱动IBUFGDS

VC707 · DRC · IBUFGDS · unrouted-net · VC707 · DRC RTSTAT-1 / Route 35-13

TIMING-17#5 非时钟驱动时序单元警告如何解决

需为该时钟网络补充时钟约束以消除警告

Vivado · Timing Constraints · TIMING-17 · Clock · Vivado · TIMING-17#5

VCK190集成DPU时aiecompiler设备名报错如何解决

替换compile_ip.csh.221中的-device参数为-platform后问题解决

DPU · VCK190 · aiecompiler · Vitis · VCK190 / Vitis DPUCVDX8G TRD · aiecompiler 75-674, aiecompiler 75-676

编程后看不到ILA和VIO怎么办？

需检查ILA插入、电源/DONE引脚及JTAG模式选择

ILA · VIO · JTAG · Labtools · xck26 · Labtools 27-3421

Vivado_init.tcl 导致 Vivado 卡死循环？

修正 XILINXD_LICENSE_FILE 拼写错误后问题解决

Vivado · Vivado_init.tcl · XILINXD_LICENSE_FILE · enable_beta_device · Vivado 2023.1.1 / Ubuntu 18.04.6

Vivado 2020.2 打开 block design 时崩溃如何解决

清理仓库并用 write_tcl 重建工程后不再崩溃

Vivado · block design · write_tcl · version control · Vivado 2020.2 / Kintex 7 · [Common 17-55], [BD 41-1273]

Vivado集成ILA编程时Tcl报错并崩溃

帖中未给出有效解决方案，根因未明确

Vivado · ILA · Tcl · Nexys-4 · Vivado / Nexys-4 DDR / xc7a100t · Common 17-190

Vivado 2018.3 出现 timing 38-282 严重警告如何解决？

需在过长时序路径中插入寄存器以解决时序违例

Vivado · timing · critical-warning · register-insertion · Vivado 2018.3 · timing 38-282; synth-8-4442

Vivado中传感器demosaic IP无法综合如何解决？

按建议先cd到C:\Xilinx再运行补丁脚本后，综合成功

Vivado · HLS · Y2K22 · demosaic · Vivado 2019.1/2019.2/2020.1/2020.2

Vivado GUI 显示许可证但综合报无许可证错误

需为 xc7k325t 获取板卡许可证或 Vivado ML Enterprise 版许可证

Vivado · License · Synthesis · xc7k325t · Vivado 2022.2 / Linux / xc7k325t / XC7Z030 · Common 17-345

UltraScale收发器例程时钟无公共节点警告如何解决

回答建议去掉手动CLKOUT3约束并确保输入引脚约束正确，根因未确认

UltraScale · Transceiver · Timing · XDC · UltraScale FPGA / Vivado · TIMING #1

Vivado布线报Route 35-465错误如何排查？

根因未确定，需提供日志或设计进一步排查

Vivado · Route · Router · incremental · Vivado 2022.1 / CentOS Linux · Route 35-465

Vivado无法解密第三方加密IP怎么办？

需IP提供商使用Xilinx Key(IEEE 1735_V2)重新加密RTL

Vivado · encrypted IP · IEEE-1735 · UG1118 · Vivado ML Standard 2021.2 · Designutils 20-2385

place_design 报 place 30-99 未放置实例错误

帖中未给出根因，仅要求补充详细信息

place_design · placer · unplaced_instances · FPGA · place 30-99

Vivado报Shape Builder 18-119无法创建DSP_chain

发帖人自行修复实现中的小bug后问题解决，具体原因未公开

Vivado · DSP48E2 · ShapeBuilder · Implementation · Vivado / DSP48e2 · Shape Builder 18-119

Vivado 地址映射出现 critical warning 怎么办？

检查 Address Editor 中 GPIO 与 Memory controller 的地址分配

Vivado · Address Editor · AXI · GPIO · Vivado

Vivado综合阶段BDD::operator~()导致崩溃

崩溃原因未确定，可能与代码风格或Vivado bug有关

Vivado · synthesis · crash · BDD · Vivado 2023.1 / Linux Ubuntu

Vivado许可证服务器崩溃时能否切换到eval许可证

Vivado不会按预期切换到eval许可证，建议改用三模块冗余许可证方案

Vivado · License · FlexLM · Failover · Vivado 2021.1 / Ubuntu

Vivado综合失败无报错如何解决

移除未使用的DDR4 IP块后综合成功

Vivado · synthesis · IP · DDR4 · Vivado 2021.2 / xcvu095-ffva2104-2-e / VHDL

如何获取前员工邮箱下的Vivado许可证并迁移到新机器？

需通过Service Portal在Licensing下提交SR联系客服处理

Vivado · License · Service Portal · SR · Vivado

xc7vx485t综合报错无法获取许可证

xc7vx485t需Enterprise Edition许可证，WebPACK不适用

Vivado · License · xc7vx485t · Synthesis · Vivado 2024.1 / xc7vx485t · Common 17-348, Common 17-345

Vivado行为仿真时无提示崩溃如何排查？

多轮排查后仍未定位根因，问题未解决

Vivado · simulation · crash · Windows · Vivado 2023.1/2023.2 / Windows 10

Vivado用create_bd_cell加载BD时崩溃如何排查？

版主仅建议参考另一篇Linux下Vivado段错误帖子，未给出结论

Vivado · block design · create_bd_cell · crash · Vivado / Ubuntu

如何解决TIMING-17非时钟时序单元警告

帖中仅建议查阅UG906文档，未给出具体解决方案

Vivado · TIMING-17 · timing · UG906 · Vivado · TIMING-17

DFX中Critical Warning 20-2294恢复引脚失败含义

该警告可能因不同网表边界处引脚存在差异而报告

DFX · Vivado · Critical Warning · Ultrascale+ · Vivado 2020.2 / Virtex Ultrascale+ · Designutils 20-2294

Vivado 2023.1 实现阶段崩溃如何上传工程调试

AMD 已复现该崩溃，且已有内部 CR 跟踪同一崩溃堆栈

Vivado · Implementation · Crash · Upgrade · Vivado 2023.1 / Vivado 22.1

Vivado综合报17-345许可证未找到如何解决

需检查许可证路径、版本期限及Vivado版本匹配情况

Vivado · License · Synthesis · HDL Coder · Vivado / xczu48dr · Common 17-345

MIPI D-PHY修改引脚分配后综合报PACKAGE_PIN警告

将IP生成的未使用引脚加入顶层设计后问题解决

MIPI D-PHY · VCU118 · PACKAGE_PIN · Vivado · VCU118 / Vivado / MIPI D-PHY IP

Vivado报错Common 17-345无有效许可证怎么办？

需确认许可证环境变量设置正确并重启Vivado，按指引提供诊断文件

Vivado · License · Common 17-345 · Installation · Vivado / xc7vx485t · Common 17-345

哪里能找到Vitis/Vivado错误码文档？

帖中未给出错误码文档的查找途径

Vitis · Vivado · error_code · documentation · Vitis / Vivado · makefile39

Vivado2022.2 布局布线阶段时钟未完全布线报错

帖中仅复述报错，未给出根因或解决方案

Vivado · clk_wiz · DRC · routing · Vivado2022.2 · DRC RTRES-2, DRC RTSTAT-1, DRC RTSTAT-2

Vivado启动报Launcher time out如何解决

升级到2022.2及以上版本以解决Win11兼容问题

Vivado · Windows11 · installation · launcher · Vivado 2019.1 / Windows 11 · Launcher time out

Ultrascale+ GTY IP 使用 PICXO(FRACXO) 报 OPLL0_SDM_CFG0 警告

GTY IP 目前不适合 FRACXO 模式，PICXO 模式可用且 10Gbps 已验证

PICXO · FRACXO · GTY · Ultrascale+ · Ultrascale+ / GT Transceivers Wizard (GTY) IP · OPLL0_SDM_CFG0

route_design报10734信号拥塞未布通怎么办

拥塞主因是die0 SLICE近满，最终有failed net则无法生成bitstream

routing congestion · route_design · utilization · PnR · 10734

Microblaze设计综合时Vivado崩溃退出

多台机器均崩溃，原因未确定，版主提出路径、内存、许可证库及安装器件等排查方向

Vivado · Microblaze · Kintex7 · crash · Vivado 2021.1/2024.2 / Windows 10 / Linux Ubuntu / xc7k160tffg676 · 0xC0000005

DDR4字节规划器DM位报PACKAGE_PIN严重警告

端口改为inout后该警告可解决

DDR4 · byte_planner · PACKAGE_PIN · inout · Vivado 24.1 · [Netlist 29-69]

Vision库示例构建出现Trace hub警告并导致时序错误

帖中未给出根因或解决方案

Vitis · VPL-1 · timing · vision-library · Vitis / ZCU104 · VPL-1

ModularNoC 90-10 未解析模块警告如何解决

帖中仅猜测为引脚约束错误，未给出确定结论

NoC · ModularNoC · critical-warning · pin-constraint · ModularNoC 90-10

增量编译出现Vivado_Tcl 4-425警告，布线是否有效？

该警告不影响布线和bitstream生成，可用report_route_status确认

Vivado · incremental build · iphys_opt_design · route status · Vivado v2020.2 / UltraScale · Vivado_Tcl 4-425

IOBUF三态缓冲被综合优化掉且XDC找不到U0单元

警告多为OOC IP综合阶段正常现象，提问者最终改用代码硬实例化解决

IOBUF · tristate · XDC · synthesis · Vivado / design_1_util_ds_buf_0_3 · Designutils 20-1275

Vivado ML企业版许可证为何无法编译Simulink代码

需Vivado ML企业版加Vitis Model Composer许可证才能编译

Vivado · SysGen · Vitis Model Composer · License · Vivado HL System Edition 2020.2 / MATLAB 2020B / dSPACE 2021A

Vivado综合报HDL 9-281无法打开include文件defines.v怎么办

将include文件与主文件放同一目录或配置include路径即可解决

Vivado · HDL 9-281 · include_path · synthesis · Vivado 2013.3 · HDL 9-281

差分LVDS输入时钟QBC引脚布线不可路由警告

QBC引脚无专用时钟布线，需参考相关帖子尝试非专用时钟布线

LVDS · clock routing · QBC · MMCM · K26 SOM / Ultrascale+ MPSoC · Route 35-54

Vivado 2021.2 生成比特流报错但无具体错误

建议查看实现日志并在 TCL 控制台重新生成比特流以定位错误

Vivado · bitstream · write_bitstream · TCL · Vivado 2021.2

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）