fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2018.3 出现 timing 38-282 严重警告如何解决？

Vivado 2018.3 出现 timing 38-282 严重警告如何解决？

Vivado 报错与许可已闭环原帖 4 个回答 · 547 次浏览|器件：Vivado 2018.3（错误码：timing 38-282; synth-8-4442）

一句话结论：需在过长时序路径中插入寄存器以解决时序违例

现象

综合与实现均出现 Critical Warning，但可成功生成 bitstream，时序不满足

根因

逻辑路径过长（寄存器间超过20级逻辑），200MHz 时钟下无法保证时序

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006OjX9VSAV/although-there-is-a-critical-warningtiming-38282

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · timing · critical-warning · register-insertion

就这个问题继续问 AI → ← 返回 AMD 社区问答速查