fpga.love
EN App
知识库›AMD 社区问答速查›如何解决TIMING-17非时钟时序单元警告

如何解决TIMING-17非时钟时序单元警告

Vivado 报错与许可社区未闭环原帖 4 个回答 · 374 次浏览|器件：Vivado（错误码：TIMING-17）

一句话结论：帖中仅建议查阅UG906文档，未给出具体解决方案

现象

综合/实现报TIMING-17 Critical Warning，时钟引脚未被时序时钟到达

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008aJBQaSAO/how-to-resolve-this-issuetiming175-critical-warn

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · TIMING-17 · timing · UG906

就这个问题继续问 AI → ← 返回 AMD 社区问答速查