fpga.love
EN App
知识库›AMD 社区问答速查›Ultrascale+ GTY IP 使用 PICXO(FRACXO) 报 OP

Ultrascale+ GTY IP 使用 PICXO(FRACXO) 报 OPLL0_SDM_CFG0 警告

Vivado 报错与许可社区未闭环原帖 2 个回答 · 256 次浏览|器件：Ultrascale+ / GT Transceivers Wizard (GTY) IP（错误码：OPLL0_SDM_CFG0）

一句话结论：GTY IP 目前不适合 FRACXO 模式，PICXO 模式可用且 10Gbps 已验证

现象

实现 opt design 时报 Critical warning：OPLL0_SDM_CFG0 bit7 必须置 1，但该寄存器无法修改

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008urXEGSA2/i-need-to-use-picxo-fracxo-mode-gty-ip-on-the-fp

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：PICXO · FRACXO · GTY · Ultrascale+

就这个问题继续问 AI → ← 返回 AMD 社区问答速查