fpga.love
EN App
知识库›AMD 社区问答速查›Vision库示例构建出现Trace hub警告并导致时序错误

Vision库示例构建出现Trace hub警告并导致时序错误

Vivado 报错与许可社区未闭环原帖 9 个回答 · 203 次浏览|器件：Vitis / ZCU104（错误码：VPL-1）

一句话结论：帖中未给出根因或解决方案

现象

构建vision库示例时出现CRITICAL WARNING，最终在bitstream生成步骤出现时序错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008ElVO0SAN/while-building-the-vision-library-example-im-get

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vitis · VPL-1 · timing · vision-library

就这个问题继续问 AI → ← 返回 AMD 社区问答速查