fpga.love
EN App
知识库›AMD 社区问答速查›Vivado HLS

Vivado HLS 相关问答

社区里带 Vivado HLS 标签的 9 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

Vivado HLS 在2022年出现 bad lexical cast 错误如何解决？
该问题已反馈原厂，可用官方 AR 76960 补丁修复
Vivado HLS 仿真报 XSIM 43-3322 静态展开失败如何解决
回答仅建议检查参数类型与递归支持，未给出明确修复结论
Vivado Package IP 中端口无法删除怎么办？
将端口重新导入到已注释这些端口的顶层 VHDL 文件后，端口即从 GUI 消失
HLS生成的IP在并发时写操作死锁为何？
HLS默认行为可能导致并发死锁，可用m_axi_conservative_mode缓解。
Vivado HLS 综合报错：找不到时序约束文件
帖中未给出解决方案，仅附工程与截图
Vivado HLS运行报错找不到fast_accel实现目录
提问者仅被指向疑似相同问题的链接，帖中无明确结论
Vivado HLS RTL/C 联合仿真报 AXI_master 深度不足警告如何解决
用 Clang 运行 test bench 定位编译错误，修正后联合仿真可通过
Vivado HLS 生成 AXI burst 读写自定义 IP 时为何总读到相同值
加入 Xil_DCacheDisable() 禁用 cache 后设计通过
Vivado HLS 块在 Simulink 中运行报 elaborate 失败
帖中仅重复报错信息，未给出根因或解决方案

相关标签

build-error 1xsim 1simulation 1cache 1custom IP 1Vivado 1synthesis 1elaborate 1co-simulation 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）