fpga.love
EN App
知识库›AMD 社区问答速查›Vivado HLS 生成 AXI burst 读写自定义 IP 时为何总读到相

Vivado HLS 生成 AXI burst 读写自定义 IP 时为何总读到相同值

IP 打包与升级已闭环原帖 3 个回答 · 484 次浏览|器件：Vivado HLS

一句话结论：加入 Xil_DCacheDisable() 禁用 cache 后设计通过

现象

自定义 IP 通过 AXI burst 读写时反复读到同一数值

根因

未调用 Xil_DCacheDisable() 关闭 cache，导致读到缓存中的旧值

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpT7LSAU/problem-when-using-vivadohls-to-generate-a-custo

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado_HLS · AXI_burst · cache · custom_IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查