fpga.love
EN App
知识库›AMD 社区问答速查›Vivado HLS 仿真报 XSIM 43-3322 静态展开失败如何解决

Vivado HLS 仿真报 XSIM 43-3322 静态展开失败如何解决

HLS 综合社区未闭环原帖 1 个回答 · 3.66K 次浏览|器件：Vivado HLS（错误码：XSIM 43-3322; VRFC 10-3715）

一句话结论：回答仅建议检查参数类型与递归支持，未给出明确修复结论

现象

Vivado HLS 仿真时顶层 Verilog 静态展开失败，并报快照不存在及端口位宽不匹配

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpRLMSA2/vivado-hls-error-xsim-433322-static-elaboration-

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vivado HLS · XSIM · VRFC · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查