fpga.love

EN App

知识库›AMD 社区问答速查›Vivado HLS RTL/C 联合仿真报 AXI_master 深度不足警告

Vivado HLS RTL/C 联合仿真报 AXI_master 深度不足警告如何解决

HLS 综合社区未闭环原帖 9 个回答 · 514 次浏览|器件：Vivado HLS（错误码：COSIM 212-369）

一句话结论：用 Clang 运行 test bench 定位编译错误，修正后联合仿真可通过

现象

联合仿真出现 COSIM 212-369 警告，提示 AXI_master 端口 a 深度不足，可能导致仿真不匹配或卡死

根因

帖中未明确

可尝试的处理步骤

用 Clang 编译器运行 test bench 文件以显示具体错误
若报 non-const 变量不能用于常量表达式（如 int arr[ng]），将其改为常量后重新运行联合仿真

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000077OPLxSAO/i-have-compiling-issue-of-rtlc-simulation-by-viv

相关资料

Vivado HLS运行报错找不到fast_accel实现目录 BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vivado HLS · Co-simulation · AXI_master · Clang

就这个问题继续问 AI → ← 返回 AMD 社区问答速查