fpga
.love
首页
AI问答
行业资讯
视频
期刊
开发板
开源项目
知识库
EN
App
知识库
›
AMD 社区问答速查
›
CIPS
CIPS 相关问答
社区里带
CIPS
标签的
5
条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。
VMK180上CIPS连接软DDR4控制器复位引脚约束报错
VMK180板载DDR4接集成内存控制器,软MIG方案受限
V80 GTM DRP时钟用BD22引脚导致实现报错如何解决
改用CIPS IP的PL Fabric Clock作为GTM DRP时钟后成功生成device image
Versal CIPS MIO 在 Package Pins 中不可见?
帖中未给出结论,是否为预期行为未明确
PMC_MIO能否用于自定义设计及如何分配引脚?
PMC_MIO属PS端,不能接PL逻辑,需用CIPS IP配置
CIPS IP经opt_design后产生critical warning如何避免
可用reset_property LOC后于顶层xdc重加LOC约束规避
相关标签
Vivado
2
Versal
2
GTM
1
VMK180
1
DDR4
1
MIG
1
MIO
1
opt_design
1
critical-warning
1
LOC
1
只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。
← 返回 AMD 社区问答速查(5068 条)