fpga.love
EN App
知识库›AMD 社区问答速查›MIO

MIO 相关问答

社区里带 MIO 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

Zynq PS CAN 经 MIO 外接收发器无法通信且 BUS-OFF
修正电平转换 IC 连接后 CAN 通信恢复正常
Zynq Ultrascale+ PCIe复位引脚与GEM0 MIO冲突如何解决
帖中仅建议改用GEM1/2/3，未给出保留GEM0的解决方案
ZYNQ PS侧MIO功能能否修改引脚映射？
MIO映射只能按表格选，不能改；必要时用EMIO引到PL侧
改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？
改IO标准只是改变驱动强度，不是可靠修复，建议改驱动强度设置
MIO配置LVCMOS33但供电1.8V会否影响数据捕获
1.8V低于LVCMOS33的VIHmin 2.0V，预计无法正常工作

相关标签

Zynq 2Zynq7000 1Zynq-7000 1Zynq UltraScale+ 1PCIe 1EMIO 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1263 条）