fpga.love
EN App
知识库›AMD 社区问答速查›Versal CIPS MIO 在 Package Pins 中不可见？

Versal CIPS MIO 在 Package Pins 中不可见？

封装与引脚约束社区未闭环原帖 7 个回答 · 258 次浏览|器件：Vivado 2023.2.1 / xcve2302

一句话结论：帖中未给出结论，是否为预期行为未明确

现象

实现后 CIPS IP 的 MIO 在 Package Pins 标签页不可见，但 CSV 导出可见

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000089g0ewSAA/populated-cips-mios-are-not-visible-in-package-p

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Versal · CIPS · MIO · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查