Vitis 与 HLS已闭环原帖 5 个回答 · 775 次浏览|器件：ZCU111 / Vitis 2020.2 / XSCT（错误码：DAP status 0x3C000021）
一句话结论：将目标地址改为DDR High的0x800000100后tcl可正常写入内存
XSCT执行tcl写0x80001000报Memory write error，AXI AP transaction error
0x80001000不是DDR高位地址，JTAG无法访问该位置；改用DDR High地址0x800000100后写入成功
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000072AoNFSA0/rfsoc-%E5%B0%86bin%E6%96%87%E4%BB%B6%E5%86%99%E5
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq UltraScale+ / MPSoC →相关标签：ZCU111 · XSCT · AXI · DDR
就这个问题继续问 AI → ← 返回 AMD 社区问答速查