fpga.love
EN App
知识库›AMD 社区问答速查›QDMA接DDR下板报DMA engine error且读数据错乱

QDMA接DDR下板报DMA engine error且读数据错乱

AXI / DMA已闭环原帖 7 个回答 · 1.77K 次浏览|器件:Vivado 2021.1 / QDMA IP / Alveo U200(错误码:eqdma_hw_error_process detected DMA engine error(寄存器0x254返回0x100000))

一句话结论:根因为QDMA与DDR控制器AXI总线位宽不匹配,需自行实现64-512位宽转换

现象

写接口正常,读接口报DMA engine error,回读数据部分正确其余为0或乱码

根因

QDMA AXI-MM为64bit而U200 DDR控制器AXI-MM固定512bit,例程仅用clock converter未做位宽转换,总线位宽不匹配

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000077s3QiSAI/qdma%E4%B8%8Eddr%E8%81%94%E5%90%88%E4%BB%BF%E7%9

相关资料

HLS 综合报 AXI4M 资源已弃用警告怎么办如何找回迁移后失效的VDMA S2MM帖子链接Jetson Nano 上运行 run_test.sh 报无 PCIe DMA 通道

相关标签:QDMA · DDR · AXI · 位宽转换

就这个问题继续问 AI → ← 返回 AMD 社区问答速查