UltraScale+ / MPSoC 排障速查

恢复ZCU106 HDMI示例工程报错找不到器件

脚本器件型号与实际板子不符，改为实际Production器件后重跑脚本

Vivado · ZCU106 · Tcl · part · Vivado 2018.1 / ZCU106 (xczu7ev-ffvc1156-2-e) · Coretcl 2-106

ZCU102 Cortex-A53 停在0x0且无法读取pc/r0

问题未解决，另一用户报告类似现象

ZCU102 · Cortex-A53 · debug · timeout · ZCU102

ZCU106从QSPI启动Linux无法挂载mmcblk0分区

修改bootargs可解决SD卡启动，但QSPI启动挂载问题仍未解决

ZCU106 · QSPI · bootargs · Linux · Zynq UltraScale+ MPSoC ZCU106 REVA

UltraScale Transceivers Wizard单channel无法配置channel bonding属性

用户尝试Tcl设置参数仍报警告未成功，问题未解决

UltraScale · Transceivers · channel bonding · Tcl · UltraScale FPGAs Transceivers Wizard

UltraScale xcku040烧录bin文件失败

建议先仅烧录不校验并尝试x1模式排查

UltraScale · Vivado · SPI Flash · programming · Vivado 2019.1 / xcku040 / IS25WP2 SPIx4 Flash

DPU链接时clk_out3时钟ID应为6还是3？

平台时钟ID需与DPU-TRD的prj_config_104_2dpu中[clock]段匹配

DPU · Vitis · ZCU104 · clock_id · ZCU104 / Vitis 2021.1 · SYSTEM_LINK 82-38

ZCU102 Linux域运行Hello World报Program does not exist

问题未确认解决，需检查Agent配置及调试配置中的本地/远程路径

Vitis · ZCU102 · Linux Agent · Debug · Vitis / ZCU102 / Zynq UltraScale+ MPSoC / Petalinux

ZCU111写bitstream报EMCCLK信息缺失如何解决

按提示禁用EXTMASTERCCLK_EN并使用正确大写枚举值，问题是否解决帖中未确认

ZCU111 · EMCCLK · write_bitstream · Vivado · Vivado 2019.1 / ZCU111 / xczu28dr-ffvg1517-2-e · Designutils 12-2288

UltraScale+ GTY 用 txpippm 改 lane skew 需额外步骤吗？

改 SIM_RESET_SPEEDUP=FALSE 后仿真中 4 条 lane 均偏移，硬件限制仍待确认

GTY · txpippm · lane-skew · SIM_RESET_SPEEDUP · UltraScale+ GTY / UltraScale GTH / txpippm controller

ZynqMP自定义板Petalinux启动报axi_sysid等错误如何解决

帖中未给出结论，仅描述现象与日志

ZynqMP · Petalinux · axi_sysid · ADRV9001 · ZynqMP自定义板 / petalinux-2021.1 / ADRV9001 · -14, -13, -34

官方VCU ZCU106 BSP编译报错如何解决？

帖中未给出最终解决结论，仅建议修正用户格式或匹配PetaLinux与BSP版本

PetaLinux · BSP · ZCU106 · VCU · PetaLinux 2020.2 / 2022.1 / ZCU106

PetaLinux 2021.1 构建内核元数据报错如何解决

帖中仅重复报错信息，未给出根因或解决方案

PetaLinux · petalinux-build · kernel-metadata · Kv260 · PetaLinux 2021.1 / xilinx-k26-starterkit-v2021.1-final.bsp / Zynq UltraScale+ MPSoC Kv260 · ERROR: linux-xlnx-5.10+gitAUTOINC+c830a552a6-r0 do_kernel_metadata: Could not generate configuration queue for zynqmp-generic

ZCU216改变输入频率后输出功率下降约15dB

现象疑似与LMX2594时钟dither有关，帖中未给出结论

ZCU216 · LMX2594 · DDS · dither · ZCU216 / LMX2594

Vivado 2020.2 对 xcku040 报许可证不支持错误

回答认为许可证文件缺少对应特性，Vivado 可能无需该许可证

Vivado · License · Kintex UltraScale · FlexLM · Vivado 2020.2 / Kintex UltraScale xcku040 · -5,346

如何去掉或屏蔽VCU_QT以避开Qt编译错误

可通过rootfs配置取消vcu-qt及packagegroup-petalinux-qt来排除Qt编译

petalinux · VCU · Qt · ZCU106 · petalinux / rdf0428-zcu106-vcu-trd-2022-1 / ZCU106

ZCU-106混音器主层重启用时如何获得干净过渡

问题未解决，建议检查AXI4-Stream清空及DRM图设置

TPG · Mixer · ZCU106 · AXI4-Stream · ZCU-106 / zynq_ultrascale_MP / Linux xilinx-tpg驱动

ZCU208 上 BoardUI.exe 报错无法运行如何安装

帖中未给出明确原因或解决方案

ZCU208 · BoardUI · CLK104 · RFDC · ZCU208 / BoardUI · Failed to execute script BoardUI

ZCU102改型号后Place 30-143 GT布局失败如何解决

需将三组GT参考钟与GT_CHANNEL约束到同一列，并据板卡实际规划LOC

Place 30-143 · GT · LOC · ZCU102 · ZCU102 / xczu9eg-ffvb1156-2-i · Place 30-143

XAPP1320中XMPU/XPPU硅问题详情在哪查？

问题仅存在于ES1硅片，量产硅片无此问题，XAPP1320已更新至v2.0

XMPU · XPPU · XAPP1320 · errata · Zynq UltraScale+ MPSoC / XAPP1320 v1.0

Versal ACAP Transceivers Wizard 如何配置4通道12G-SDI仅RX模式

改用LCPLL/RPLL混合配置可传递参数，2022.1版本无此问题

Versal · SDI · Transceivers · Vivado · Versal ACAP / Vivado 2022.1

ILA时钟接GT的rxoutclk_out报未布线错误

GT的RXOUTCLK需经BUFG_GT输出后再驱动ILA时钟

ILA · GT · BUFG_GT · routing · UltraScale FPGA / UltraScale FPGAs Transceivers Wizard · DRC RTSTAT-1, Route 35-54, Route 35-7, Route 35-1

ZCU111 MTS模式下数据采集报错

帖中未给出解决方案

ZCU111 · RFSoC · MTS · LocalMemTrigger · RF DC Evaluation User Interface / ZCU111 · ERROR: LocalMemTrigger EXECUTE invalid args Design does not support non-MTS mode

ILA无法捕获信号且未检测到debug hub

需确保dbg_hub时钟自由运行，可先运行PS程序激活PL_clk

ILA · debug_hub · ZCU102 · PL_clk · Vivado / ZCU102 MPSOC · Labtools 27-3361

ZCU111许可证过期导致综合报错怎么办

需购买Vivado ML许可证以支持2020.1综合

ZCU111 · license · Vivado · synthesis · ZCU111 / Vivado 2020.1 / Matlab2021b

DP RX 1.4示例设计EDID读取错误

问题未解决，怀疑2020.2 HDL缺陷但无定论

DisplayPort · EDID · ZCU102 · Vivado · Vivado 2020.2 / ZCU102+TB-FMCH-VFMC-DP / DisplayPort RX 1.4 v3.0

ZCU102运行resnet50时DPU控制器报错

帖中未给出明确根因和解决方案

resnet50 · DPU · ZCU102 · petalinux · ZCU102 / petalinux2021.1 / vivado2021.1 / vitis-ai runtime 1.4.1

VP120 CPM AXI Bridge RC模式EP重上电后DMA读失败

EP重上电后RC到EP的DMA失败，根因未确认，可尝试检查cq_np_req或去掉中断初始化

Versal · CPM · PCIe · DMA · VP1202 / CPM controller0 / AXI Bridge RC / Vitis

dp_rx_subsystem_1.4例程MSA值错误且rx_fifo_overflow

尝试论坛建议方法后问题仍未解决，MSA时序错误原因未确定

DisplayPort · dp_rx_subsystem · MSA · rx_fifo_overflow · dp_rx_subsystem_1.4 / ZCU102 / Z19M底板 / MCDP6150 · 0x110=0x1

Vitis下载程序报PLM Error 0x326如何解决

0x326疑为IDCODE不匹配，需核对器件型号

Vitis · Versal · PLM · IDCODE · Vitis 2024.2 / Vivado 2024.2 / Versal VP1202 · 0x326

Petalinux构建报错exit code 137是什么原因？

退出码137为内存不足，需确认构建时可用内存与swap

petalinux · zynqmp · out-of-memory · yocto · Petalinux 2018.3 / ZynqMP / Ubuntu虚拟机 · 137

SDK 2019.1 R5 lockstep TCM 超128K调试启动失败

问题未定位，怀疑调试器bug或RPU模式配置，待进一步测试

R5 · lockstep · TCM · debugger · SDK 2019.1.3 / ZU7 / ZCU102 · 0x30000021

ZCU102 Petalinux 2016.4 U-Boot 页表内存不足如何解决

帖中建议应用 U-Boot patch 复测，尚无最终验证结果

U-Boot · Petalinux · ZCU102 · page-table · Petalinux 2016.4 / ZCU102 · 0x15000 > 0x14000

Vivado报Board 49-71找不到zcu102板卡定义怎么办

可尝试改board_part版本或手动选器件，根因未确认

Vivado · board_part · ZCU102 · Board 49-71 · Vivado / ZCU102 · Board 49-71

Zynq UltraScale+ MPSoC PS DDR双rank clamshell启动问题

双rank clamshell配置存在已知问题，具体根因帖中未明确

Zynq UltraScale+ · DDR · clamshell · dual-rank · Zynq UltraScale+ MPSoC / Vivado 2019.1 · 0x80c000ff

PDI编程失败PLM Error Major 0x326 Minor 0x1

疑似PDI目标器件与实际器件不匹配，需比对id_code

Versal · PDI · bootgen · PLM · Vivado 2022.1 / XCVM1802-2MSEVSVA2197 · Xicom 50-197 / PLM Error Major 0x326 Minor 0x1