fpga.love
EN App
知识库›AMD 社区问答速查›Zynq UltraScale+ MPSoC PS DDR双rank clams

Zynq UltraScale+ MPSoC PS DDR双rank clamshell启动问题

UltraScale+ / MPSoC社区未闭环原帖 5 个回答 · 1.08K 次浏览|器件：Zynq UltraScale+ MPSoC / Vivado 2019.1（错误码：0x80c000ff）

一句话结论：双rank clamshell配置存在已知问题，具体根因帖中未明确

现象

双rank clamshell配置下FSBL在DDR初始化挂起，读0xfd080030为0x80c000ff含WLAERR/QSGERR

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006r8rqWSAQ/76486-zynq-ultrascale-mpsoc-ps-ddr-dual-rank-cla

相关资料

dp_rx_subsystem_1.4例程MSA值错误且rx_fifo_overflowVP120 CPM AXI Bridge RC模式EP重上电后DMA读失败ILA无法捕获信号且未检测到debug hub

相关标签：Zynq UltraScale+ · DDR · clamshell · dual-rank

就这个问题继续问 AI → ← 返回 AMD 社区问答速查