fpga.love
EN App
知识库›AMD 社区问答速查›DP RX 1.4示例设计EDID读取错误

DP RX 1.4示例设计EDID读取错误

UltraScale+ / MPSoC社区未闭环原帖 6 个回答 · 397 次浏览|器件:Vivado 2020.2 / ZCU102+TB-FMCH-VFMC-DP / DisplayPort RX 1.4 v3.0

一句话结论:问题未解决,怀疑2020.2 HDL缺陷但无定论

现象

HDMI经HDMI2DP转换器接入时EDID读取出错,DP源正常

根因

帖中未明确;有用户怀疑2020.2版dprx14核HDL有错误,但未获确认

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000079LYjmSAG/i-build-the-displayport-rx-example-design-using-

相关资料

dp_rx_subsystem_1.4例程MSA值错误且rx_fifo_overflowVP120 CPM AXI Bridge RC模式EP重上电后DMA读失败ILA无法捕获信号且未检测到debug hub

相关标签:DisplayPort · EDID · ZCU102 · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查