UltraScale+ / MPSoC社区未闭环原帖 4 个回答 · 405 次浏览|器件：Vivado / ZCU102 MPSOC（错误码：Labtools 27-3361）
一句话结论：需确保dbg_hub时钟自由运行，可先运行PS程序激活PL_clk
下载bitstream后ILA无法捕获自定义IP信号，报debug hub未检测到
帖中未明确；回答推测PL_clk需PS初始化运行后才启动，否则dbg_hub时钟不活跃
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hptepSAA/ilaintegrated-logic-analyzer-cannot-able-to-tab-
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq UltraScale+ / MPSoC →相关标签：ILA · debug_hub · ZCU102 · PL_clk
就这个问题继续问 AI → ← 返回 AMD 社区问答速查