UltraScale+ / MPSoC已闭环原帖 8 个回答 · 430 次浏览|器件：UltraScale FPGA / UltraScale FPGAs Transceivers Wizard（错误码：DRC RTSTAT-1, Route 35-54, Route 35-7, Route 35-1）
一句话结论：GT的RXOUTCLK需经BUFG_GT输出后再驱动ILA时钟
生成bit文件时报DRC RTSTAT-1未布线网络及Route 35-54布线不完整错误
GT的RXOUTCLK未经过BUFG_GT，直接连到ILA导致无法布线
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000061f2ekSAA/%E6%B7%BB%E5%8A%A0ila%E5%8F%82%E8%80%83%E6%97%B6
相关标签：ILA · GT · BUFG_GT · routing
就这个问题继续问 AI → ← 返回 AMD 社区问答速查