fpga.love
EN App
知识库›AMD 社区问答速查›VPK120

VPK120 相关问答

社区里带 VPK120 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

VPK120 DDR校准失败F0_LPDDR4_CS_CA_TRAIN
问题仍在排查中,等待XTP703测试结果分析
Versal VPK120 SD启动UEFI报无法加载镜像
自定义machine仅用于生成BOOT.bin,linux镜像须用common machine
Versal VPK120 差分时钟 IOSTANDARD 报错如何解决
差分时钟需使用 DIFF_LVSTL_11 而非单端 LVSTL_11
Versal VPK120 用 U34 引脚做自由时钟位流生成报错
帖中未给出解决方案,问题未解决
VPK120 添加 PCIe(PIO) 后实现报错如何解决
提问者未能复现该报错,建议排查 Validate Design 问题并查看日志

相关标签

Versal 5Yocto 1clock 1bitstream 1IOSTANDARD 1PCIe 1Vivado 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1676 条)