fpga.love

EN App

知识库›AMD 社区问答速查›VPK120 添加 PCIe(PIO) 后实现报错如何解决

VPK120 添加 PCIe(PIO) 后实现报错如何解决

PCIe / XDMA社区未闭环原帖 9 个回答 · 195 次浏览|器件：VPK120 / Vivado（错误码：[IP_Flow 19-3805]）

一句话结论：提问者未能复现该报错，建议排查 Validate Design 问题并查看日志

现象

在 Example Versal Extensible Embedded Platform 的 CIPS CPM 添加 PCIex16lane 后实现失败

根因

帖中未明确

可尝试的处理步骤

在 CIPS CPM 中添加 PCIex16lane
将 cpm_irq* 连接到固定值 0
在 platform setup 中使能所有 AXIS_** 端口
检查 Validate Design 中的校验错误或 critical warning 并尝试解决
查看日志文件获取更多细节
尝试使用 Vivado 2025.1

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000010m5rXKAQ/regarding-vpk120i-added-pcie-pio-to-the-example-

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定 Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：VPK120 · PCIe · Versal · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查