fpga.love
EN App
知识库›AMD 社区问答速查›place_design

place_design 相关问答

社区里带 place_design 标签的 6 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Vitis 2020.2 中 LOC 约束无法放置 GTY 8 lane 收发器
移除并重新应用 GT_CHANNEL 的 LOC/BEL 属性,或修正 postopt.tcl 中冲突的收发器引脚约束
SDSoC迁移到Vitis后place_design报错如何解决
疑似内存不足导致进程被杀,需更大内存机器验证
place_design 报 place 30-99 未放置实例错误
帖中未给出根因,仅要求补充详细信息
Vivado 2015.4 netlist flow 中 BSCANE2 无法布局
发帖人自行解决,但未说明解决方法
PCB已生产但PCIE引脚顺序错误如何调整
可通过place_design的tcl.pre脚本重排引脚,但部分芯片PCIe通道规则严格可能不允许交换
双Chip2Chip设计PLACE_DESIGN报IODELAY_GROUP无IDELAYCTRL错误
帖中未给出结论,仅确认错误来自C2C_PHY_group_M及对应IODELAY_GROUP约束

相关标签

Vitis 2PCIe 1migration 1GTY 1FPGA 1Vivado 1ILA 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)