fpga.love
EN App
知识库›AMD 社区问答速查›双Chip2Chip设计PLACE_DESIGN报IODELAY_GROUP无I

双Chip2Chip设计PLACE_DESIGN报IODELAY_GROUP无IDELAYCTRL错误

Block Design 与 IP Integrator社区未闭环原帖 1 个回答 · 345 次浏览|器件：原帖未注明

一句话结论：帖中未给出结论，仅确认错误来自C2C_PHY_group_M及对应IODELAY_GROUP约束

现象

PLACE_DESIGN实现阶段报错，某IO的IODELAY_GROUP缺少同bank的IDELAYCTRL

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005pAy18SAC/i-am-using-two-chip2chip-instances-in-a-single-b

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Chip2Chip · IODELAY_GROUP · IDELAYCTRL · PLACE_DESIGN

就这个问题继续问 AI → ← 返回 AMD 社区问答速查