fpga.love
EN App
知识库›AMD 社区问答速查›GTY

GTY 相关问答

社区里带 GTY 标签的 6 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

ZCU208上CMAC CAUI-4与GT QUAD组合冲突
建议按CMAC_X0Y0/X0Y1对应GT分组配置并忽略警告验证
Vitis 2020.2 中 LOC 约束无法放置 GTY 8 lane 收发器
移除并重新应用 GT_CHANNEL 的 LOC/BEL 属性，或修正 postopt.tcl 中冲突的收发器引脚约束
UltraScale+ GTY 用 txpippm 改 lane skew 需额外步骤吗？
改 SIM_RESET_SPEEDUP=FALSE 后仿真中 4 条 lane 均偏移，硬件限制仍待确认
两个Aurora核共享RefClk无法布局布线
两版Vivado均报部分布线错误，根因未确定
能否用fabric时钟驱动GTY IP作参考时钟？
该用法不受支持，内部时钟抖动过大，设置仅供测试
Ultrascale+ GTY IP 使用 PICXO(FRACXO) 报 OPLL0_SDM_CFG0 警告
GTY IP 目前不适合 FRACXO 模式，PICXO 模式可用且 10Gbps 已验证

相关标签

Vivado 1Vitis 1place_design 1write_bitstream 1ZCU208 1UltraScale+ 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）