fpga.love
EN App
知识库›AMD 社区问答速查›MIPI D-PHY

MIPI D-PHY 相关问答

社区里带 MIPI D-PHY 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

MIPI D-PHY core_clk 100MHz 报错如何解决?
提问者通过考虑时钟传播并修改时钟源点设置解决了问题
RX lane rate 300与600Mbps间变化是否改变D-PHY IP拓扑
帖中仅提出疑问,未给出结论
VCU118上MIPI D-PHY RX引脚分配实现报错
需确保RIU_CLK由有效200MHz时钟驱动并正确约束
MIPI D-PHY修改引脚分配后综合报PACKAGE_PIN警告
将IP生成的未使用引脚加入顶层设计后问题解决
MIPI D-PHY RX 收到异常数据且 SOT 报错如何排查?
回答1认为外置固定 100ohm 电阻是主要问题,应依赖 VU13P 内部 ODT

相关标签

Vivado 2VCU118 2Block Design 1DRC 1clock 1UltraScale+ 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1876 条)