Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 277 次浏览|器件:VU13P(错误码:sot error)
一句话结论:回答1认为外置固定 100ohm 电阻是主要问题,应依赖 VU13P 内部 ODT
rx.sot.sync 与 lane HS 同步但每个 sot sync 都有 sot error,ILA 抓到的 PPI data 只有 0xaa
帖中未明确;回答1怀疑 LP->HS 过程中外置固定 100ohm 电阻在 LP 模式下拉低 1.2V 信号形成中间电平,影响 LP-11->LP-01->LP-00 进入序列检测
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd0000161gXVKAY/mipi-dphy-rx%E8%B0%83%E8%AF%95%E8%BF%87%E7%A8%8B
相关标签:MIPI D-PHY · SOT error · VU13P · LP-HS
就这个问题继续问 AI → ← 返回 AMD 社区问答速查