fpga.love
EN App
知识库›AMD 社区问答速查›AXI Stream Combiner 合并两路16位数据只输出一路怎么办

AXI Stream Combiner 合并两路16位数据只输出一路怎么办

AXI 互联 / Stream社区未闭环原帖 4 个回答 · 390 次浏览|器件：原帖未注明

一句话结论：需确认tvalid连接并在各AXIS接口加ILA排查

现象

两路16位数据经AXI Stream Combiner合并后，最终输出只有其中一路

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007UnB1wSAF/hii-have-two-16-bits-data-and-i-want-to-merge-th

相关资料

VitisNetP4 的 AXIS 用户元数据未保持到 tlastVivado Validate Design 因层级BD含AXI_Interconnect失败AXI4-Stream互联仅M00输出流，如何让其他主接口收数据

相关标签：AXI Stream · Combiner · tvalid · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查