fpga.love
EN App
知识库›AMD 社区问答速查›IDELAY

IDELAY 相关问答

社区里带 IDELAY 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

MIPI CSI-2 RX Subsystem 错误恢复方法
7 系列 MIPI RX 建议使用 Fixed 校准模式并逐 lane 扫描 IDELAY tap 值
500MHz ADC接口时序问题如何解决
建议参考源同步设计笔记并检查IOB触发器与IDELAY使用
AD9252与Spartan 6接口的ISE时序约束问题
帖中给出IDELAY/ISERDES接收方案及一条时序约束,未给出最终结论
ODELAY从KU040迁移到ZCU-102后只能偶数步进
需确认ODELAYE3配置模式及US+延迟范围差异
Virtex-7无时序错误但ADC数据异常如何解决
建议忽略大部分时序约束,改用BUFIO加idelay扫描数据眼

相关标签

Vivado 2ADC 2Virtex-7 1MIPI CSI-2 1Zynq-7000 1calibration 1LVDS 1timing 1Spartan6 1UltraScale+ 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(6662 条)