fpga.love

EN App

知识库›AMD 社区问答速查›MIPI CSI-2 RX Subsystem 错误恢复方法

MIPI CSI-2 RX Subsystem 错误恢复方法

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 865 次浏览|器件：Zynq-7000 xa7z020clf400-1Q / MIPI CSI-2 RX Subsystem / RAW12 4Lane 800Mbps

一句话结论：7 系列 MIPI RX 建议使用 Fixed 校准模式并逐 lane 扫描 IDELAY tap 值

现象

MIPI CSI-2 RX 出现帧同步、ECC 2-bit、SoT 错误，AXI4-Stream 无数据输出

根因

帖中未明确

可尝试的处理步骤

将 Calibration Mode 配置为 Fixed
通过扫描 IDELAY_TAP_VALUE 寄存器值 1-31 为所有数据 lane 找到可用 tap delay 值
用 Core Configuration Register (0x0000) 执行 Core Disable 与 Core Enable
通过写 1 清除 Interrupt Status Register (0x0024)

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006g1FhSSAU/error-recovery-method-for-mipi-csi2-rx-subsystem

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Zynq-7000 · IDELAY · Calibration

就这个问题继续问 AI → ← 返回 AMD 社区问答速查