fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 2020.2 生成 MicroBlaze 比特流报错如何解决？

Vivado 2020.2 生成 MicroBlaze 比特流报错如何解决？

Block Design 与 IP Integrator社区未闭环原帖个回答 · 848 次浏览|器件：Vivado 2020.2 / MicroBlaze

一句话结论：需为报错端口设置 LOC 和 IOSTANDARD 属性后再生成比特流

现象

生成基于 MicroBlaze 的简单块设计比特流时出现错误

根因

帖中未明确

可尝试的处理步骤

在 write_bitstream 之前为报错的端口 diff_clock_rtl_clk_n 和 diff_clock_rtl_clk_p 设置 LOC 和 IOSTANDARD 属性
若期望在实现后的设计中包含这些端口的 LOC 和 IOSTANDARD 属性，可参考 AR-56354

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006q012eSAA/im-getting-following-errors-while-generating-bit

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · MicroBlaze · bitstream · IOSTANDARD

就这个问题继续问 AI → ← 返回 AMD 社区问答速查