fpga.love
EN App
知识库›AMD 社区问答速查›ISE中如何将启动时钟改为JTAG CLK?

ISE中如何将启动时钟改为JTAG CLK?

ILA 在线调试社区未闭环原帖 6 个回答 · 1.28K 次浏览|器件:ISE 14.7 / Spartan XC3S500E / Digilent Nexys2 / Adept 2.1 / Windows 7

一句话结论:需在ISE中将启动时钟选项改为JTAG,但14.7下的具体位置帖中未确认

现象

用Adept 2.1烧录后程序可加载但不运行,提示启动时钟为CCLK而非JTAG CLK

根因

bit文件启动时钟为CCLK而非JTAG CLK;帖中未确认14.7下具体设置位置

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHkFgSAK/startup-clock-for-this-file-is-cclk-instead-of-j

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Artix-7 →Spartan-6 / Spartan-7 →
Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功用第三方工具编程Virtex 5配置PROM失败

相关标签:ISE · Spartan · JTAG · bitstream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查