fpga.love
EN App
知识库›AMD 社区问答速查›级联两个IDELAYE2导致其他IOBUF无法布局

级联两个IDELAYE2导致其他IOBUF无法布局

Zynq PS 配置已闭环原帖 7 个回答 · 849 次浏览|器件:Vivado 2019.1 / Zynq-7000(错误码:RTSTAT #1)

一句话结论:通过约束禁用角落单元的IDELAYE2可解决该布局失败

现象

级联2个IDELAYE2后,无关信号的IOBUF无法布局,出现1条net未布线的Critical Warning

根因

每个IO tile只有一个IDELAYE2,级联占用两个tile;角落IOB的IDELAYE2被占用后,关联IOB上的信号被'困住'导致IOBUF无法布局

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpMyqSAE/zynq7000-as-soon-as-i-cascade-2-idelaye2-togethe

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑?Zynq7000 NAND 如何启用 BCH 软件 ECC?改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗?

相关标签:IDELAYE2 · IOBUF · Zynq-7000 · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查