fpga.love
EN App
知识库›AMD 社区问答速查›SDK

SDK 相关问答

社区里带 SDK 标签的 12 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

旧SDK项目导入Vitis 2020.2后build platform报makefile错误
问题未解决，建议用template xsa新建平台验证并上传完整build log
启动程序报ps7_init错误且无法访问JTAG-DP
Hello World在QSPI模式可运行，但调试器模式仍报JTAG-DP错误，根因未定
用SDK生成FSBL时报xuartps_hw.h找不到
提问者用SDK建FSBL工程仍报同样错误，帖中无最终解决方案
SDK 14.3 如何修改 BSP 交叉编译器前缀
改 BSP 设置无效，需改 EDK 源或建符号链接，但会引发头文件缺失错误
启动程序时ps7_init写入目标失败如何解决
问题未解决，仅确认Vivado可连接目标，根因未定
AXI Ethernet连接自定义IP后BSP创建失败
将驱动复制到本地仓库并修改后，SDK优先使用本地驱动避免冲突
设备树BSP编译自定义IP驱动报错怎么办？
设备树BSP需自定义代码生成节点，勿选standalone驱动
SDK构建FSBL报__ctype_b_loc未定义引用
帖中仅有提问和重复内容，未给出原因或解决方案
XCZU2EG从SD卡启动报pmu err如何解决？
更换正确版本的SDK工具后问题解决
如何在Xilinx SDK中向自定义IP传递数组（向量加法）
可按需定义任意数量的AXI4端口，Vitis HLS会自动为每个端口生成寄存器
SDK 2017.4 为自定义 IP 生成 BSP 时 axi_ethernet 无驱动
改用与旧版 axi_ethernet IP 兼容的旧版库后问题解决
Zynq 7000 调试 CPU1 时找不到目标怎么办？
CPU1 未被识别，疑似与 eFUSE 或 CPU1 disable 位有关，帖中未给出最终结论

相关标签

BSP 4Zynq-7000 3Zedboard 2custom IP 2FSBL 2AXI Ethernet 2Vitis 1Makefile 1JTAG 1AXI4 1HLS 1PMUFW 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）