fpga.love
EN App
知识库›AMD 社区问答速查›旧SDK项目导入Vitis 2020.2后build platform报make

旧SDK项目导入Vitis 2020.2后build platform报makefile错误

Vitis 与 HLS社区未闭环原帖 5 个回答 · 943 次浏览|器件:Vitis 2020.2 / Zynq-7000 xc7z030sbg485-3(错误码:Error 1 / Error 2)

一句话结论:问题未解决,建议用template xsa新建平台验证并上传完整build log

现象

build platform失败,standalone_libs报Error 1,arm-none-eabi-ar提示*.o: Invalid argument

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007NAGjiSAH/%E6%97%A7sdk%E9%A1%B9%E7%9B%AE%E5%AF%BC%E5%85%A5

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Zynq-7000 →
Alveo SN1000 建立xclbin 报错找不到 vits_net_p4 IPVitis 2024.1 调试 MicroBlaze 报错找不到 Hart 目标Vitis 2022.2 无法通过 JTAG-HS1 连接目标

相关标签:Vitis · SDK · Zynq-7000 · Makefile

就这个问题继续问 AI → ← 返回 AMD 社区问答速查