封装与引脚约束社区未闭环原帖 9 个回答 · 353 次浏览|器件：Alveo U200 / Vivado（错误码：[Place 30-887]）
一句话结论：需按全局时钟可布通要求重新floorplan，避免不连续pblock
在Alveo U200上绘制4个可重构Pblock，DRC通过但place报错
帖中未明确；回答推测所选pblock可能不连续，且UltraScale+架构应避免不连续pblock
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007hBa6YSAS/reconfigurable-pblock-running-place-error
相关标签：DFX · Pblock · Place · UltraScale+
就这个问题继续问 AI → ← 返回 AMD 社区问答速查