fpga.love
EN App
知识库›AMD 社区问答速查›timing-simulation

timing-simulation 相关问答

社区里带 timing-simulation 标签的 6 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

ZynqMP 布局后时序仿真 XSIM SDF 标注报错
帖中仅复现并附日志,未给出根因或解决方案
DDR4官方例程时序仿真报错如何解决
DDR不支持时序仿真,原工程报错无需纠结,结果无意义
第三方仿真下SDF反标率过低如何解决
低反标率原因未确认,建议查STA报告并配置最小脉冲设置
ISE13.4如何添加最小工况时序仿真
帖中未给出解决方案,仅有重复提问
综合后时序仿真部分IP报not found失败
综合后时序仿真以综合网表为被测对象,需检查IP是否被优化
Vivado 2024.2 仿真库在 Xcelium 21.03 中报 CUPNOG 错误
升级到 Xcelium 24.03.003 以匹配 Vivado 2024.2

相关标签

Vivado 4xsim 2ISE 1Spartan-6 1Verilog 1compile_simlib 1ZynqMP 1DDR4 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(3373 条)