fpga.love
EN App
知识库›AMD 社区问答速查›compile_simlib

compile_simlib 相关问答

社区里带 compile_simlib 标签的 6 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Modelsim后仿真报DATA_WIDTH参数未找到
根因未定,疑为Modelsim 10.6e与Vivado 2020.1不兼容及宏定义问题
Modelsim编译XilinxCoreLib报UNISIMS未知标识符
建议先用compile_simlib编译仿真库再编译XilinxCoreLib
Questasim仿真VC709 XDMA报SIP_PCIE_3_1未定义
去掉-family选项重编全部器件库后仿真通过
Microblaze IP 行为仿真报端口子类型不匹配
帖中未给出结论,仅提问是否需调整 compile_simlib 选项
Vivado 2021.2 导出的 Xcelium 仿真库编译报错怎么办?
应改用 UG973 v2021.2 列出的兼容 Xcelium 版本,并先用 compile_simlib 验证
导出MIPI CSI TX IP后VCS仿真缺文件如何解决
建议编译IP库、检查VCS设置与版本兼容性,Vivado 2023.2导出可规避

相关标签

Vivado 3ModelSim 2VCS 2XDMA 1IP 1simulation 1MicroBlaze 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1676 条)