时序与实现已闭环原帖 9 个回答 · 961 次浏览|器件：Vivado 2021.2 / xcku040-ffva1156-2-e
一句话结论：DDR不支持时序仿真，原工程报错无需纠结，结果无意义
官方例程综合布线后做时序仿真报错，Vivado自带仿真器也不行
DDR只支持behavioral simulation，不支持时序仿真
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000075aGYlSAM/%E8%BF%99%E6%98%AFddr4%E5%AE%98%E6%96%B9%E4%BE%8
相关标签：DDR4 · Vivado · timing simulation · behavioral simulation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查