时序与实现已闭环原帖 9 个回答 · 111 次浏览|器件：Vivado 2024.2 / Xcelium 21.03 / Virtex UltraScale+ VU9P xcvu9p-flga2104-2-i（错误码：CUPNOG）
一句话结论：升级到 Xcelium 24.03.003 以匹配 Vivado 2024.2
Xcelium 精化阶段对 FDRE、FDPE 等原语反复报 CUPNOG 错误
Xcelium 21.03 不是 Vivado 2024.2 支持的版本，需使用 Xcelium 24.03.003
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001mOrc8KAC/vivado-20242-compilesimlib-libraries-cause-cupno
相关标签：Vivado · Xcelium · compile_simlib · timing-simulation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查