fpga.love
EN App
知识库›AMD 社区问答速查›DRP

DRP 相关问答

社区里带 DRP 标签的 6 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

如何在ZC702运行时改变Clocking Wizard输出时钟频率
可通过DRP端口在运行时改变Clocking Wizard输出频率
MMCM DRP如何配置占空比、CLKOUT4_CASCADE及M/D/O参数
DRP可改占空比和分频,但CLKOUT4_CASCADE及配置未生效问题帖中无定论
如何在Linux(Petalinux)下访问DRP bridge自定义IP
官方回复未给出在Linux下加载该驱动的具体方法
MMCM产生的100MHz作GTX DRP时钟时序错误如何解决
加set_multicycle_path多周期约束即可解决该时序报错
GTY用DRP切CPLL跑PCIe Gen2无法锁定
建议改用PCIe IP而非手动DRP改GTY/CPLL配置
DRP切换收发器带宽时TXUSRCLK/RXUSRCLK时序约束如何设置
可用-add创建3个生成时钟并用set_clock_groups物理互斥隔离

相关标签

MMCM 2Zynq7000 1ZC702 1GTY 1PCIe 1GTX 1create_generated_clock 1PetaLinux 1device-tree 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4206 条)